Re: [PATCH] Documentation/barriers/kokr: Remove references to [smp_]read_barrier_depends()

From: Paul E. McKenney
Date: Tue Nov 26 2019 - 17:20:07 EST


On Thu, Nov 21, 2019 at 08:32:09PM +0100, SeongJae Park wrote:
> This commit translates commit 8088616d4ca6 ("Documentation/barriers:
> Remove references to [smp_]read_barrier_depends()") of Will's tree[1]
> into Korean.
>
> [1] https://git.kernel.org/pub/scm/linux/kernel/git/will/linux.git/commit/Documentation/memory-barriers.txt?h=lto&id=8088616d4ca61cd6b770225f30fec66c6f6767fb
>
> Signed-off-by: SeongJae Park <sj38.park@xxxxxxxxx>

Queued, thank you, SeongJae!

Thanx, Paul

> ---
> .../translations/ko_KR/memory-barriers.txt | 146 +-----------------
> 1 file changed, 3 insertions(+), 143 deletions(-)
>
> diff --git a/Documentation/translations/ko_KR/memory-barriers.txt b/Documentation/translations/ko_KR/memory-barriers.txt
> index 2774624ee843..42509b86542f 100644
> --- a/Documentation/translations/ko_KR/memory-barriers.txt
> +++ b/Documentation/translations/ko_KR/memory-barriers.txt
> @@ -577,7 +577,7 @@ ACQUIRE ë íë ìíëììì ëë ëëìë ììëê RELEASE
> ëìí ììì ëëì (ììì)
> -----------------------------
>
> -ëëì ìë v4.15 êììë, smp_read_barrier_depends() ê READ_ONCE() ì
> +ëëì ìë v4.15 êììë, smp_mb() ê DEC Alpha ì READ_ONCE() ìëì
> ìêëìëë, ìë ì ììì ììë êììì íë ìëëì DEC Alpha ìííì
> ìì ìëë ëëë ìëëê READ_ONCE() ììë ëëë ìëë ëìì ìëíëë.
> êë ëëì ìí, êëê ììì êì ìë ëëì ìí, ìê ëìí ììì
> @@ -2714,144 +2714,6 @@ CPU ììë íëêëì ìêìì ììëëêë ìêìëë
> ìë ììëë.
>
>
> -ìì ìêì
> ------------
> -
> -íìë ìì ììì ììêí êìë ëìíì ììëë: ììëì ìêìì êìë
> -êëëìë, ê ìêìì ìììë ììë êëë ëìì ììëë. í CPU ìì
> -ëëìì ëê ìíì ììììëë ììíì ëë CPU ìê ëììê ëìë, ëë
> -CPU ëìêë êì ììë ëìê ë êëë ëìì ìëë ëìëë.
> -
> -
> -ëêì CPU (1 & 2) ê ëë ìê, ê CPU ì ëêì ëìí ìì(CPU 1 ì A/B ë,
> -CPU 2 ë C/D ë êìëë)ê ëëë ìêëì ìë ììíì ëëëê ìêí
> -ëìë:
> -
> - :
> - : +--------+
> - : +---------+ | |
> - +--------+ : +--->| Cache A |<------->| |
> - | | : | +---------+ | |
> - | CPU 1 |<---+ | |
> - | | : | +---------+ | |
> - +--------+ : +--->| Cache B |<------->| |
> - : +---------+ | |
> - : | Memory |
> - : +---------+ | System |
> - +--------+ : +--->| Cache C |<------->| |
> - | | : | +---------+ | |
> - | CPU 2 |<---+ | |
> - | | : | +---------+ | |
> - +--------+ : +--->| Cache D |<------->| |
> - : +---------+ | |
> - : +--------+
> - :
> -
> -ì ììíì ëìê êì íìì êëë ìêí ëìë:
> -
> - (*) íìë ììëìì ìì A, ìì C ëë ëëëì ììí ì ìì;
> -
> - (*) ììë ììëìì ìì B, ìì D ëë ëëëì ììí ì ìì;
> -
> - (*) CPU ììê íêì ììì ìêíë ëì, ëë ììë - ëí ììëìì
> - ëëëì ëëêë ììì ëëë íêë íê ìí - ììíì ëë ëëì
> - ììì íê ìí ëìë ììí ì ìì;
> -
> - (*) ê ììë ììíì ëëì ëëëê ìêìì ëìê ìí íë ììì
> - ììëìì í ìíëììëì íë êì;
> -
> - (*) ì ìêì íë ììì ìë ììíë ëìì êíìë íëí ëëì ìíìë
> - ëììì ìëë, íì ìíëììëì ì ëëì êêì ìíì ëì ì ìë
> - íìëë êëí.
> -
> -ìì, ìëì CPU ìì ëêì ìê ìíëììì ëëëë, íë CPU ì ììì
> -ììë ììë ìíëììì ëëëì ëìíê ìí ë ìíëìì ììì ìê
> -ëëìë ììíë ìíì ììí ëìë:
> -
> - CPU 1 CPU 2 COMMENT
> - =============== =============== =======================================
> - u == 0, v == 1 and p == &u, q == &u
> - v = 2;
> - smp_wmb(); v ì ëêì p ì ëê ìì ëì êì
> - ëëí í
> - <A:modify v=2> v ë ìì ìì A ì ëìììë ììí
> - p = &v;
> - <B:modify p=&v> p ë ìì ìì B ì ëìììë ììí
> -
> -ìêìì ìê ëëë ëëìë CPU 1 ì ììê ìëë ììë ìëìí ë êìë
> -ììíì ëë CPU ëì ììíê ëëëë. íìë, ìì ëëì CPU ê ê êëì
> -ììë íë ìíì ìêí ëìë:
> -
> - CPU 1 CPU 2 COMMENT
> - =============== =============== =======================================
> - ...
> - q = p;
> - x = *q;
> -
> -ìì ëêì ìê ìíëììì ììë ììë ììëì ëí ì ìëë, ëëì CPU
> -ì í ììì ëë ìì ìëíê ëìí v ë ëê ìë ììëìì íë ìììì
> -ìëìíê ììëë ìì, p ë ëê ìë ììëìì ëëì CPU ì ëë ììì
> -ìëìí ëìëëì ì ìê ëëìëë.
> -
> - CPU 1 CPU 2 COMMENT
> - =============== =============== =======================================
> - u == 0, v == 1 and p == &u, q == &u
> - v = 2;
> - smp_wmb();
> - <A:modify v=2> <C:busy>
> - <C:queue v=2>
> - p = &v; q = p;
> - <D:request p>
> - <B:modify p=&v> <D:commit p=&v>
> - <D:read p>
> - x = *q;
> - <C:read *q> ììì ìëìí ëê ìì v ë ìì
> - <C:unbusy>
> - <C:commit v=2>
> -
> -êëììë, ëêì ììëì ëë CPU 2 ì ììììëë ìëìí ë êììë,
> -ëëì êì ììë, ìëìíì ììê CPU 1 ìì ëëìì ììì ëìí
> -êìëë ëìì ììëë.
> -
> -
> -ìêì êìíê ìíì, ëìí ììì ëëìë ìê ëëìë ëë ìíëììë
> -ììì ëìì íëë (v4.15 ëíë READ_ONCE() ëíëì ìí ëìêììë
> -êëê ëëë). ìëê íìëì ììê ëì ììì ìëíê ìì ìêì íë
> -ìëíëë êìíê ëëë.
> -
> - CPU 1 CPU 2 COMMENT
> - =============== =============== =======================================
> - u == 0, v == 1 and p == &u, q == &u
> - v = 2;
> - smp_wmb();
> - <A:modify v=2> <C:busy>
> - <C:queue v=2>
> - p = &v; q = p;
> - <D:request p>
> - <B:modify p=&v> <D:commit p=&v>
> - <D:read p>
> - smp_read_barrier_depends()
> - <C:unbusy>
> - <C:commit v=2>
> - x = *q;
> - <C:read *q> ììì ìëìí ë v ë ìì
> -
> -
> -ìë ëëì ëìë DEC Alpha êì íëììëìì ëêë ì ìëë, ìëì
> -ëìí ëìë ì ë ì ììí ìëì êìí ì ìë, ëíë ììë êìê ìê
> -ëëìëë. ëëëì CPU ë íëì ìê ìíëììì ëëë ìììê ëë ìê
> -ìíëììì ììììëë ëìí ììì ëëìë ëíìíëëë, ëëê êëê
> -ìëê ëëì ììì ììíì ìëëë.
> -
> -ëë CPU ëë ëíë ììë êìê ìì ì ììë, êë CPU ëì íëí ëëë
> -ìììë ìíìë ì ëíë ììë ììì ììì íìë íëë. Alpha ë êì
> -ìí ëëë ìì ìëí (semantic) ì ìííìëì ëëë ëëìê ëìììë
> -ììëì ììì ëìë êë ììì íìíì ìê íìë, ìë Alpha ê ëìì
> -ë ëì CPU íë ìëë êì ì ìê íìëë. íìë, (ëì ëíêë, v4.15
> -ìíëíë) Alpha ìííì ìì ìëì READ_ONCE() ëíë ëëììë ììíêë
> -smp_read_barrier_depends() ê ììëì ììì íì ììëìê ëëëë.
> -
> -
> ìì ìêì VS DMA
> ------------------
>
> @@ -3012,10 +2874,8 @@ Alpha CPU ì ìë ëìì ëíë ëìí ììë êìê ììì
> ëìíì ëêì ìëë ììë ììëê íê ëëìëë.
>
> ëëì ìëì ëëë ëëì ëëì Alpha ì êìíì ììëììëëë, v4.15
> -ëíë ëëì ìëì READ_ONCE() ëì smp_read_barrier_depends() ë ìêíì
> -Alpha ì ëëë ëëëì ìíëì íê ììëê íìëë.
> -
> -ìì "ìì ìêì" ìëììì ìêíìì.
> +ëíë Alpha ì READ_ONCE() ìë ëì smp_mb() ê ìêëìì ëëë ëëëì
> +Alpha ì ìíëì íê ììëììëë.
>
>
> êì ëì êìí
> --
> 2.17.2
>